PROJEKTOVANJE VERIFIKACIONOG OKRUŽENJA ZA APB2SPI NA UVM METODOLOGIJI
DOI:
https://doi.org/10.24867/01BE10LasuKljučne reči:
funkcionalna verifikacija, APB2SPI, UVM, pokrivenostApstrakt
Zadatak master rada jeste projektovanje verifikacionog okruženja za modul koji je APB2SPI, zasnovano na UVM metodologiji, programski jezik je SystemVerilog. Zadatak je pisanje dokumenata koji su verifikacioni plan i verifikaciona arhitektura, razvijanje UVC-eva, i razvijanje testova koji proveravaju osobine dizajna.
Reference
[1] Sharon Rosenberg, Kathleen A Meade; A Practical Guide to Adopting the Universal Verification Methodology (UVM); Cadence Design Systems, Inc; San Jose, USA; 2010;
[2] Chris Spear, Greg Tumbush; SystemVerilog for Verification: A Guide to Learning the Testbench Language Features; Third Edition; Springer; New York, USA; 2012;
[3] http://www.elektronika.ftn.uns.ac.rs; Sajt katedra za elektroniku; Novi Sad; Predmet: Funkcionalna verifikacija hardvera; 06.09.2018;
[2] Chris Spear, Greg Tumbush; SystemVerilog for Verification: A Guide to Learning the Testbench Language Features; Third Edition; Springer; New York, USA; 2012;
[3] http://www.elektronika.ftn.uns.ac.rs; Sajt katedra za elektroniku; Novi Sad; Predmet: Funkcionalna verifikacija hardvera; 06.09.2018;
##submission.downloads##
Objavljeno
2018-12-19
Broj časopisa
Rubrika
Elektrotehničko i računarsko inženjerstvo
