PROJEKTOVANJE UNIVERZALNE VERIFIKACIONE KOMPONENTE ZA APB PROTOKOL PRIMJENOM UVM METODOLOGIJE
DOI:
https://doi.org/10.24867/15BE11MihajlovicKljučne reči:
UVM, SystemVerilog, APB protocol, UVC, functional verificationApstrakt
Zadatak rada jeste projektovanje verifikacione komponente za APB protokol korišćenjem UVM metologije. Programski jezik je SystemVerilog. U radu je dat uvod u SystemVerilog jezik i UVM metodologiju. Na kraju su prikazani rezultati testiranja i funkcionalni coverage.
Reference
[1] www.verificationacademy.com
[2] https://www.elektronika.ftn.uns.ac.rs/funkcionalna-verifikacija-hardvera/
[3] www.doulos.com
[4] Universal Verification Methodology (UVM) 1.1 User’s Guide
[5] Universal Verification Methodology (UVM) 1.1 Class Reference
[6] SystemVerilog 3.1a Language Reference Manual
[7] AMBA APB Protocol Version 2.0 Specification
[2] https://www.elektronika.ftn.uns.ac.rs/funkcionalna-verifikacija-hardvera/
[3] www.doulos.com
[4] Universal Verification Methodology (UVM) 1.1 User’s Guide
[5] Universal Verification Methodology (UVM) 1.1 Class Reference
[6] SystemVerilog 3.1a Language Reference Manual
[7] AMBA APB Protocol Version 2.0 Specification
##submission.downloads##
Objavljeno
2021-11-07
Broj časopisa
Rubrika
Elektrotehničko i računarsko inženjerstvo
